RVAM16: un procesador ISA múltiple de bajo costo basado en RISC-V y ARM thumb

La creciente demanda en el campo integrado ha llevado al surgimiento de varias arquitecturas de conjuntos de instrucciones (ISA) impresionantes. Sin embargo, cuando los procesadores migran de una ISA a otra, los problemas de compatibilidad de software son inevitables.

A pesar de la disponibilidad de sistemas de traducción binaria de software para garantizar la compatibilidad del software, estos sistemas tienen limitaciones (por ejemplo, rendimiento y potencia) en sistemas integrados de bajo costo.

Dirigido a dos de los ISA más populares en el campo integrado, RISC-V y ARM Thumb, el equipo de investigación dirigido por el profesor Libo Huang propuso RVAM16, un procesador ISA múltiple basado en traducción binaria de hardware, como una solución para abordar la compatibilidad del software. El procesador ISA múltiple no sólo evita el inicio y el tiempo de ejecución adicional de los sistemas DBT de software, sino que también puede ejecutar directamente todos los programas ISA no nativos, lo que no sufre el dilema de SBT.

Mediante técnicas de optimización de hardware para los indicadores condicionales de ARM Thumb, instrucciones de bifurcación e instrucciones de ejecución condicional en la canalización RISC-V, RVAM16 reduce significativamente la brecha de rendimiento entre la ejecución de programas ISA nativos y programas ISA no nativos en procesadores ISA múltiples basados ​​en HBT. . Además, para mantener el área y el consumo de energía de RVAM16 dentro de límites aceptables, el equipo de investigación diseñó el procesador de 32 bits utilizando tecnología de multiplexación de tiempo compartido de ruta de datos de 16 bits.

La investigación también implementó y evaluó un prototipo de procesador RVAM16 que admite tanto RV32IMC como ARMv6-M. Los resultados de la evaluación muestran que, cuando se ejecutan programas ARM Thumb no nativos, RVAM16 logra una aceleración significativa de más de 2,73 veces en comparación con el uso de traducción binaria de hardware únicamente, alcanzando más del 70 % del rendimiento de los programas nativos RISC-V. Por otro lado, RVAM16 también es comparable en área y potencia a los procesadores tradicionales de una sola ISA con características similares.

Además, con adaptaciones adecuadas al traductor binario y las unidades de optimización de hardware relacionadas, la arquitectura propuesta se puede aprovechar de manera efectiva para acomodar cualquier par de ISA distintos.

Esta flexibilidad posiciona a la microarquitectura RVAM16 como una solución convincente y versátil para abordar los desafíos de compatibilidad de software derivados de diversas ISA.

La investigación es publicado en el diario Fronteras de la informática.

Proporcionado por Prensa de Educación Superior