Criando una debilidad de larga data en un algoritmo clásico para programar chips reconfigurables

Investigadores de EPFL, AMD y la Universidad de Novi SAD han descubierto una ineficiencia de larga data en el algoritmo que programan millones de chips reconfigurables utilizados en todo el mundo, un descubrimiento que podría remodelar cómo las generaciones futuras de estos están diseñadas y programadas.

Muchas industrias, incluidas las telecomunicaciones, la física automotriz, aeroespacial y de partículas, dependen de una raza especial de chip llamado matriz de puerta programable para el campo (FPGA). A diferencia de los chips tradicionales, los FPGA se pueden reconfigurar casi sin fin, haciéndolos invaluables en campos de rápido movimiento donde el diseño de un chip personalizado tomaría años y costaría una fortuna. Pero esta flexibilidad viene con una captura: la eficiencia FPGA depende en gran medida del software utilizado para programarlos.

Desde finales de la década de 1990, un algoritmo conocido como Pathfinder ha sido la columna vertebral del enrutamiento FPGA. Su trabajo: conectando miles de pequeños componentes de circuito sin crear superposiciones.

Durante décadas, funcionó tan bien que se convirtió en el estándar. Sin embargo, a medida que los circuitos se hicieron más grandes, los ingenieros comenzaron a encontrar desaceleraciones frustrantes y ocasionales fallas directas. Los diseños que deberían haber funcionado a menudo se etiquetaban como «irratibles».

Ahora, con colegas de la Universidad de Novi SAD y la compañía de tecnología AMD, los investigadores del Laboratorio de Arquitectura de Sistemas Paralelos (PARSA) en la Escuela de Ciencias de la Computación y Comunicación han llegado un paso más a desenredar el funcionamiento interno de este algoritmo clásico.

En su papelque recibió el premio al mejor papel en el 33º Simposio internacional IEEE En las máquinas informáticas personalizadas programables para el campo, revelaron por qué ocurren estas fallas y cómo se pueden superar los límites de Pathfinder.

Grietas en el algoritmo

«De hecho, no es sorprendente que Pathfinder a veces falle», explicó Shashwat Shrivastava, Ph.D. Estudiante con Parsa y primer autor del artículo.

«Muy desde el principio, los investigadores mostraron que el problema detrás del enrutamiento FPGA es extremadamente difícil. Más tarde, los creadores del algoritmo original, junto con algunos colaboradores, encontraron casos en los que Pathfinder nunca tendría éxito, pero señalaron que tales casos no aparecerían en la práctica».

Durante décadas, parecía que estaban en lo correcto: Pathfinder funcionó sorprendentemente bien.

«Pathfinder funcionó tan bien, de hecho, que cuando falló, las personas rara vez cuestionaron el algoritmo. En lugar de aventurarse en el interior para ver lo que estaba sucediendo, modificaron sus parámetros, circuitos modificados o se cambiaron a FPGA más grandes», agregó Stefan Nikolić, Alumno de EPFL y ahora profesor en la Universidad de Novi Sad.

«Parte de la razón de esto es que es bastante difícil entender lo que Pathfinder realmente está haciendo sobre ejemplos de importancia práctica. Los circuitos modernos son tan grandes que sus señales forman verdaderas selvas en chip».

Entra en el bosque

«Entonces, realmente necesitábamos mirar los árboles individuales en esa jungla», continua Shrivastava, «y realmente me refiero a los árboles. Cada señal, una conexión que lleva información entre los componentes del circuito, debe alcanzar múltiples destinos sin superponer otras señales. El enrutamiento FPGA es esencialmente sobre construir un árbol para cada señal en el chip».

Mientras trabajaba en otro proyecto que dependía de Pathfinder, el equipo seguía viendo resultados que desafiaron la intuición. Al principio, culparon a factores externos, no al algoritmo en sí. Finalmente, se dieron cuenta de que necesitaban ejemplos controlados: casos pequeños y difíciles en los que definitivamente existía una solución, y en los que Pathfinder debería tener éxito.

«Necesitábamos ejemplos reales y prácticos, y muchos de ellos, para comprender lo que realmente estaba sucediendo», explica Shrivastava. «Entonces, construimos un marco para extraer automáticamente problemas pequeños y duros de circuitos reales. Ver cómo Pathfinder luchó con estos nos ayudó a descubrir problemas que habían permanecido ocultos durante mucho tiempo».

Poder en asociación

«Este avance habría sido mucho más difícil sin el apoyo de la industria», dijo Mirjana Stojilović, Ph.D. de Shrivastava. tutor. «Desde el principio, colaboramos con Chirag Ravishankar y Dinesh Gaitonde de AMD. Nos ayudaron a modelar FPGA lo más cerca posible de dispositivos comerciales, asegurando que nuestros hallazgos tuvieran un impacto en el mundo real».

Una vez que el marco estaba listo, las cosas se movieron rápidamente. El equipo descubrió que Pathfinder a menudo construía árboles de enrutamiento más grandes de lo necesario, aumentando el riesgo de superposiciones. El problema vino del orden en que creó y agregó nuevas ramas a los árboles.

«En retrospectiva, esto es intuitivo, pero de alguna manera pasó en gran medida desapercibido durante muchos años», dijo Shrivastava. «Nuestra primera solución fue simple: probar diferentes pedidos y elegir el que resulte en el árbol más pequeño. Experimentalmente, funcionó sorprendentemente bien».

El equipo ahora está explorando soluciones más escalables. «Estoy especialmente orgulloso de que los pasantes de Summer@EPFL hayan contribuido significativamente. Uno de ellos, Sun Tanaka, también es coautor del periódico», agregó Stojilović.

«Nuestro descubrimiento podría remodelar cómo se programan millones de FPGA e influyen en el diseño de las generaciones futuras de estos chips reconfigurables».